输出波形怎么样，我要注意这些规格〜

我当然想分享一篇好文章〜如果您喜欢这篇文章，请联系后台以添加白名单，欢迎转载〜乘法DAC是波形生成应用的理想构建基块。

因为乘法数模转换器（DAC）的R-2R体系结构非常适合于低噪声，低毛刺和快速建立应用。

从固定的参考输入电压生成波形时，必须考虑一些重要的交流规范，包括建立时间，中级毛刺和数字SFDR。

今天，我们将分析与波形生成相关的这些重要的DAC规范。

建立时间假设DAC是由真实的宽带低阻抗信号源（参考电压和接地引脚）驱动的，则它将快速建立。

因此，乘法DAC的摆率和建立时间主要由运算放大器决定。

决定运算放大器交流性能的规格包括其输入电容（必须保持最小）和3 dB小信号带宽。

请注意，运算放大器的带宽有限，因为它必须驱动较大的DAC反馈电阻负载。

例如，一个10kΩ的反馈电阻是一个相当大的负载，它是决定电路配置带宽的主极。

图1. 100 ns的建立时间中级毛刺对于R-2R结构，当中级附近发生1 LSB的变化时，由代码变化引起的主毛刺就会发生。

在12位系统（例如DAC＆amp; AD5444）中，中间电平改变是从7FFH到800H或从800H到7FFH的代码改变。

如果毛刺严重，可能会对电动机/阀门/执行器控制应用产生不利影响。

当乘法DAC试图从7FFH变为800H时，DAC的MSB的开关速度比其他位的开关速度慢。

因此，在MSB切换到1之前的几纳秒内，DAC达到000H。

图2中的黄色曲线显示了这种情况。

MSB切换之前，输出变为0 V，然后将DAC输出拉回到800H。

图2.中级故障。

数字SFDR无杂散动态范围（SFDR）是指DAC的可用动态范围。

超出此范围，杂散噪声将干扰或使基本信号失真。

SFDR测量基波与从直流到最大奈奎斯特带宽（最大DAC采样率）的最大谐波或非谐波相关杂散的幅度之间的差。

窄带SFDR可在任何窗口范围内测量SFDR。

理想的正弦波在每个周期中具有无限个点。

但是，数字生成的正弦波受到固定的更新速率和DAC分辨率的限制。

每个周期的点数由以下公式给出：其中：N =采样点数Clock = DAC的更新速率fOUT =生成的波形的输出频率图3显示了12位AD5444在在1 MHz正弦波下为20 kHz，每个周期有50个采样点。

AD5444的最大更新速率为2.7 MSPS。

要生成具有更多采样点的波形，必须使用更快的更新速率。

带有并行接口的AD5445的最大更新速率为20 MSPS。

图3.宽带SFDR，fOUT = 20 kHz，时钟= 1 MHz