奇偶校验

基于代码中所有位的总和执行奇数或偶数检查。

“和”的特征。

操作：偶数为1，其总和为0;奇数为1，其总和始终为1.该图显示了具有奇校验检查器的数据传输系统。

它使用两个74LS280：在发送端：一个74LS280用于产生监控位Fod信号，I8 = 1，而Fod表示8位数据的数量1是偶数：Fod =（I0I1I2I3I4I5I6I7）I8因此，该值Fod是这样的，在接收端奇数个9位代码组（8位数据加Fod）为1：9位代码组用作第二个74LS280输入，Fev用于表示正确性（ 9位代码组保持奇数.1）Fev = Fod =（I0I1I2I3I4I5I6I7）I8如果Fev = 0，则通过各种门电路的组合发送正确的组合逻辑电路。

无论电路的过去输入状态如何，该电路的输出仅与当前输入状态有关。

组合逻辑分析是根据给定的逻辑电路图找出输出函数和输入变量之间的逻辑关系。

通常的方法是写出整个电路的输出函数逻辑表达式，或者从逻辑表达式中进一步找到函数值，并列出真值表。

组合逻辑设计是根据逻辑功能的要求获得最佳逻辑电路来实现该功能。

工程最优逻辑设计通常不能用一个或几个简单的指标来描述，但应考虑应用的特殊要求。

随着大规模集成电路和可编程逻辑器件的出现以及成本的降低，追求最小数量的门将不再是最优设计指标，而是减少集成块的数量。

常用的标准组合逻辑组件是数据选择器，数据分配器，解码器，编码器，数字比较器，加法器，奇偶校验器等。

它们不仅是计算机中的基本逻辑功能组件，而且还经常用于其他数字系统。

在高密度可编程逻辑器件出现之后，它们成为软件工具库中用于调用的标准组件，因此它们必须掌握其逻辑结构和功能。